zh-cnGoodspeed Rss7Tue, 02 Dec 2008 09:14:06 GMTWed, 05 Nov 2008 10:38:00 GMThttp://group.ednchina.com/111/18098.aspx为什么仿真没波形输出？ module simu1(opts,opts1); output [5:0]opts; output opts1; reg [5:0]opts; reg opts1; initial begin opts=5'b00000; #10 opts='b011001; #20 ophttp://group.ednchina.com/111/18098.aspxscudzWed, 05 Nov 2008 10:31:00 GMThttp://group.ednchina.com/111/18096.aspx我准备做个这个东西，感觉内容太庞大，不知道从何下手，请教一下http://group.ednchina.com/111/18096.aspxscudzThu, 10 Jul 2008 13:42:00 GMThttp://group.ednchina.com/111/11924.aspx楼主好！请问在quartus环境中用verilog语言的编写中，能不能象在matlab中那样，之间直接进行矩阵的运算？http://group.ednchina.com/111/11924.aspxdd610323198405026323Thu, 10 Jul 2008 10:27:00 GMThttp://group.ednchina.com/111/11915.aspxverilog实现卡尔曼滤波算法 各位大侠，要用verilog语言实现卡尔曼滤波算法，请问谁有程序源代码？谢谢！！http://group.ednchina.com/111/11915.aspxdd610323198405026323Fri, 20 Jun 2008 15:59:00 GMThttp://group.ednchina.com/111/11308.aspx最近在编写测试文件时.要使用来$readmemb从文本中读出测试数据,并$display将数据输出到文本中.但老是出错。请问使用二者时应该注意什么?http://group.ednchina.com/111/11308.aspxfreeren_limingFri, 04 Jan 2008 18:45:00 GMThttp://group.ednchina.com/111/7752.aspx大家的话题这么少啊！http://group.ednchina.com/111/7752.aspxwwh_nuaaWed, 29 Aug 2007 14:18:00 GMThttp://group.ednchina.com/111/1239.aspx呵呵http://group.ednchina.com/111/1239.aspx夸父