#1楼主：VHDL显示记数器设计（求高手帮忙）
文章发表于：2008-06-10 01:03
显示计数器
要求：（1）设计含有清零和计数使能的4位二进制加减可控计数器
（2）将计数值的十位、个位数值经7段译码后在2只共阴极LED数码管上显示出来（阴极已接地）。
（3）端口说明
|
端口 |
数据类型 |
功能 |
备注 |
|
CLK |
STD_LOGIC |
时钟信号 |
输入 |
|
RST |
STD_LOGIC |
复位信号 |
输入 |
|
MODE |
STD_LOGIC |
加减方式 |
输入 |
|
EN |
STD_LOGIC |
计数使能 |
输入 |
|
CQ |
STD_LOGIC_VECTOR(3 downto 0) |
四位二进制输出 |
输出 |
|
COUT |
STD_LOGIC |
进位输出 |
输出 |
|
LEDS0 |
STD_LOGIC_VECTOR(6 downto 0) |
十位段码输出 |
输出 |
|
LEDS1 |
STD_LOGIC_VECTOR(6 downto 0) |
个位段码输出 |
输出 |