<?xml version="1.0" encoding="gb2312"?><rss version="2.0"><channel><title>FPGA齐齐玩吧Rss订阅 -- EDN电子设计技术</title><link></link><description></description><language>zh-cn</language><generator>Goodspeed Rss</generator><ttl>14</ttl><pubDate>Sat, 05 Jul 2008 00:04:43 GMT</pubDate><category></category><copyright></copyright><docs></docs><item><title>VHDL显示记数器设计（求高手帮忙）</title><pubDate>Tue, 10 Jun 2008 13:03:00 GMT</pubDate><link>http://group.ednchina.com/373/11037.aspx</link><description> 显示计数器要求：（1）设计含有清零和计数使能的4位二进制加减可控计数器 （2）将计数值的十位、个位数值经7段译码后在2只共阴极LED数码管上显示出来（阴极已接地）。（3）端口说明端口数据类型功能备注CLKSTD_LOGIC时钟信号输入RSTSTD_LOGIC复位信号输入MODESTD_LOGIC加</description><comments></comments><guid>http://group.ednchina.com/373/11037.aspx</guid><category></category><author>qq32305536</author></item><item><title>可否帮小弟过这个难关  让高手见笑了</title><pubDate>Mon, 12 May 2008 17:41:00 GMT</pubDate><link>http://group.ednchina.com/373/10173.aspx</link><description>大家好  我买了块FPGA核心板 然后在做实验的时候不知道怎么通过连线跟实验板连接起来 我已经画好了连接示意图  希望达人帮连接一下    总共三个文件 一个是实验教程 一个是实验板原理图 一个是我画的连接图 我不知道怎么连接才正确 恳请前辈不吝赐教</description><comments></comments><guid>http://group.ednchina.com/373/10173.aspx</guid><category></category><author>tanktank</author></item><item><title>求兼职</title><pubDate>Mon, 21 Apr 2008 23:40:00 GMT</pubDate><link>http://group.ednchina.com/373/9456.aspx</link><description>已经没时间也没精力做开发了，想找一些有时间有精力的同好一起做项目。有时间有精力的请站内短信我。主要做：视频、音频、51、ARM方面的开发。最好是在上海的，可以方便调试，提供实验室。</description><comments></comments><guid>http://group.ednchina.com/373/9456.aspx</guid><category></category><author>keys010</author></item><item><title>fusion入门笔记</title><pubDate>Mon, 25 Feb 2008 20:46:00 GMT</pubDate><link>http://group.ednchina.com/373/8205.aspx</link><description>本文通过应用例子，切身处地地描述使用过程中的心得和遇到的困难，希望本人的介绍能够给您带来实实在在的帮助，同时也真诚地希望广大爱好者能够一起交流学习，共同进步。文章主要介绍本人对周立公公司Fusion StartKit的FPGA的初次使用心得，由于是初次接触和使用，文中不乏部分的个人观点和纰漏的地方，</description><comments></comments><guid>http://group.ednchina.com/373/8205.aspx</guid><category></category><author>YICHENG</author></item><item><title>毕业赠送</title><pubDate>Sun, 20 Jan 2008 11:45:00 GMT</pubDate><link>http://group.ednchina.com/373/7955.aspx</link><description> 本人即将大学毕业,短短的大学四年得到广大EDNCHINA好友的帮忙得以迅速成长,为人应饮水思源,为帮助继往开来的大学学子,特意把大学用剩的元件送给大家.可以提供的芯片如下:(7)TLC082(6)MAX901(5)CA3338(4)ISL29001(3)SHT11(2)18B20 (比较远的朋友就</description><comments></comments><guid>http://group.ednchina.com/373/7955.aspx</guid><category></category><author>yicheng</author></item><item><title>EDN内部调查</title><pubDate>Thu, 22 Nov 2007 11:10:00 GMT</pubDate><link>http://group.ednchina.com/373/6807.aspx</link><description> EDN的名声在外,人皆共知;人气鼎盛更是不用多提;浏览量如同中国经济发展,蒸蒸日上,势不可挡(In one word,犹如滔滔江水,讲之不尽,数之不完,在此先告一段落). 闲话小讲,直奔主题,当你看到这个帖子的时候,你一定是在EDNCHINA的网站上(要不你一定是见鬼!!!),因此我觉得继续对ED</description><comments></comments><guid>http://group.ednchina.com/373/6807.aspx</guid><category></category><author>yicheng</author></item><item><title>对手的玩具</title><pubDate>Sun, 11 Nov 2007 21:01:00 GMT</pubDate><link>http://group.ednchina.com/373/6461.aspx</link><description></description><comments></comments><guid>http://group.ednchina.com/373/6461.aspx</guid><category></category><author>yicheng</author></item><item><title>我的小车</title><pubDate>Sun, 11 Nov 2007 20:59:00 GMT</pubDate><link>http://group.ednchina.com/373/6460.aspx</link><description></description><comments></comments><guid>http://group.ednchina.com/373/6460.aspx</guid><category></category><author>yicheng</author></item><item><title>数字存储示波器</title><pubDate>Wed, 07 Nov 2007 16:00:00 GMT</pubDate><link>http://group.ednchina.com/373/6318.aspx</link><description>　正在进行毕业设计，忙里偷闲，上来发几张照片（１）我们自己做的实验板（２）信号处理单元（一片混乱，没办法，只有用跳线来解决落后的做板条件）（３）ＦＰＧＡ驱动ＶＧＡ显示的信号波形（一个穷书生，没什么银两，所以相机比较．．．）来一个全局(虽然有点乱,但我喜欢,真没办法,哈哈!)全文下载:全文下载2(由于</description><comments></comments><guid>http://group.ednchina.com/373/6318.aspx</guid><category></category><author>yicheng</author></item><item><title>verilog中双向端口inout的使用的总结</title><pubDate>Thu, 01 Nov 2007 18:46:00 GMT</pubDate><link>http://group.ednchina.com/373/6147.aspx</link><description>芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻&amp;apos;Z&amp;apos;。 当inout端口不输出时，将三态门置高阻。这样信号就不会因为两端同时输</description><comments></comments><guid>http://group.ednchina.com/373/6147.aspx</guid><category></category><author>yicheng</author></item><item><title>正要学FPGA</title><pubDate>Fri, 26 Oct 2007 19:56:00 GMT</pubDate><link>http://group.ednchina.com/373/5479.aspx</link><description>正好,,刚想学FPGA，，就看到这里了。。</description><comments></comments><guid>http://group.ednchina.com/373/5479.aspx</guid><category></category><author>zhuyjgh</author></item><item><title>简易信号发生器(雏形)</title><pubDate>Wed, 24 Oct 2007 19:46:00 GMT</pubDate><link>http://group.ednchina.com/373/5318.aspx</link><description></description><comments></comments><guid>http://group.ednchina.com/373/5318.aspx</guid><category></category><author>yicheng</author></item><item><title>简易信号发生器</title><pubDate>Wed, 24 Oct 2007 07:49:00 GMT</pubDate><link>http://group.ednchina.com/373/5268.aspx</link><description>  </description><comments></comments><guid>http://group.ednchina.com/373/5268.aspx</guid><category></category><author>yicheng</author></item><item><title>数字示波器</title><pubDate>Tue, 23 Oct 2007 19:51:00 GMT</pubDate><link>http://group.ednchina.com/373/5151.aspx</link><description>近来正在做毕业设计,题目就2007的C题&amp;amp;lt;&amp;amp;lt;数字示波器&amp;amp;gt;&amp;amp;gt;,采用CTR来显示波形,基本部分初步完成,有时间再发些图片上来放放,希望做过此题的朋友一起来讨论.</description><comments></comments><guid>http://group.ednchina.com/373/5151.aspx</guid><category></category><author>yicheng</author></item></channel></rss>