#1楼主：自己写的ps2 的verilog！

文章发表于：2008-06-03 01:26

module myps2(clk,ps_clk,ps_data,data);
  input clk,ps_clk,ps_data;
    output [7:0]data;
    reg [7:0]data;
  reg [3:0]cnt = 0;
  reg check = 0;
  reg [10:0]fifo;
  wire ps_clklow;
  reg [2:0] ps_clkr;
  reg stop = 0;
      always @(posedge clk) 
   ps_clkr <= {ps_clkr[1:0], ps_clk};
  assign ps_clklow =( ps_clkr == 2'b10) ;
  always @ ( posedge clk )
   begin
    if ( ps_clklow )
     fifo[cnt] <= ps_data;
     check <= check ^ ps_data;
     if( cnt == 10 )
      begin
       cnt <= 0;
       stop <= 1;
      end
     else
      cnt <= cnt+1;
     if( stop == 1 )
      begin
       if( !check && (fifo[10] == 1) )
          data <= fifo[ 8:1 ];
       stop <= 0; 
       check <= 0;
      end     
   end
   

endmodule

大家可以帮帮我完善一下

老师要我写好后在LCD上面调试，就是在键盘上敲个键，然后LCD显示！，我在想写好了ps2时序后，我还是不是很懂应该怎么样用键盘来玩，是不是还需要写一个关于键盘每个键位的代码，才能使用键盘啊！请赐教！

ps：激励不是很会写。  汗。。IoI