#1楼主：FPGA中输入输出模块中的可编程延迟怎么用？
文章发表于：2008-10-15 03:56
比如我要把输入FPGA的信号做90°相移，能用这个可编程延迟实现吗？怎么实现？
#2
文章发表于：2008-10-16 17:48
这个什么意思？FPGA只接受数字信号，数字信号做个90°的相移？期待高人回答，先占沙发
#3
文章发表于：2008-10-20 09:54
我用的是spartan3e。时钟周期40MHZ。如果信号要相移90°的话需要延迟6.25ns。我看芯片手册上IOB延迟最多5.8ns。不能用吧。想用芯片内部逻辑搭建一个延时，又不会。
实在不行我就用DCM输出个90°相移时钟，用它来同步一下，也行吧。有没有高手给指点一下