#1楼主：匹配

文章发表于：2008-06-29 06:22

终端并行阻抗匹配

   接收端并行阻抗匹配时，匹配阻抗一定要靠近接收端，并且匹配阻抗要等于传输线阻抗。

   根据连接和器件选取不同，有以下几种情况：

（1）当ZL2和VCC都不接入时，此时如果ZL1为电阻，就是简单的电阻并行匹配，如果ZL1为电阻和电容的串联，就是AC并行匹配;

（2）如果图中ZL2和ZL1都是电阻时，就是戴维南终端匹配;

（3）如果ZL2和ZL1都是二极管，就是二极管终端并行匹配。

 阻抗匹配之串联源端匹配

   串联源端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射.

串联终端匹配后的信号传输具有以下特点：

A 由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播；

B 信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。

C 反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同；

D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？

E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。

    相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。

   选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37欧，在高电平时典型的输出阻抗为45欧；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。